186 6511 0000

集成电路封装测试厂设计规范要求GB51122-2015

发布时间:2022-11-17
已有 10797 家企业看过

中华人民共和国国家标准

集成电路封装测试厂设计规范

Codefordesignofintegratedcircuitassemblyandtestfactory

GB51122-2015

主编部门:中华人民共和国工业和信息化部

批准部门:中华人民共和国住房和城乡建设部

施行日期:2016年5月1日

中华人民共和国住房和城乡建设部公告

第887号

住房城乡建设部关于发布国家标准《集成电路封装测试厂设计规范》的公告

现批准《集成电路封装测试厂设计规范》为国家标准,编号为GB51122-2015,自2016年5月1日起实施。其中,第5.3.1条为强制性条文,必须严格执行。

本规范由我部标准定额研究所组织中国计划出版社出版发行。


中华人民共和国住房和城乡建设部

2015年8月27日



前言

本规范是根据住房城乡建设部《关于印发<2012年工程建设标准规范制订、修订计划>的通知》(建标[2012]5号)的要求,由工业和信息化部电子工业标准化研究院电子工程标准定额站和信息产业电子第十一研究院科技工程股份有限公司会同有关单位共同编制完成。

本规范编制过程中,编制组经过广泛调查研究,认真总结实践经验并参考国内外有关标准,广泛吸取了国内有关单位和专家的意见,并反复修改,经审杏定稿。

本规范共分10章和1个附录。主要内容有:总则、术语、工艺设计、厂址选择及布局、建筑与结构、给排水与消防、电气、净化空调及工艺排风、纯水与废水处理、气体与真空等。

本规范中以黑体字标志的条文为强制性条文,必须严格执行。

本规范由住房城乡建设部负责管理和对强制性条文的解释,工业和信息化部负责日常管理,信息产业电子第十一设计研究院科技工程股份有限公司负责具体技术内容的解释。执行过程中如有意见或建议请寄至信息产业电子第十一设计研究院科技工程股份有限公司《集成电路封装测试厂设计规范》管理组(地址:四川省成都市双林路251号,邮政编码:610021,传真:028-84333172)。

本规范主编单位、参编单位、主要起草人和主要审查人:

主编单位:工业和信息化部电子工业标准化研究院电子工程标准定额站

信息产业电子第十一设计研究院科技工程股份有限公司

参编单位:中国电子工程设计院

江苏长电科技股份有限公司

无锡华润微电子有限公司

主要起草人:王毅勃江元升李骥肖劲戈黄华敬王春夏双兵车俊朱琳周向荣肖红梅黄一义宋祝宁王明云闫诗源

主要审查人:陈霖新王开源郑秉孝张人茂童大江陈光鸿李建强薛长立何为

       以下规范内容由合景净化工程公司www.hejiejh.com进行整理编辑



2术语

2.0.1晶圆wafer

经过集成电路前工序加工后,形成了电路管芯的硅或其他化合物半导体的圆形单晶片。

2.0.2中测chiptesting

对完成前工序工艺的晶圆进行器件标准和功能性电学测试。

2.0.3磨片wafergrinding

通过磨轮磨削等手段对晶圆背面减薄,以满足划片加工的厚度要求。

2.0.4划片wafersaw

将减薄后的晶圆切割成独立的芯片。

2.0.5粘片diebond

将切割好的芯片置放到引线框架或封装衬底或基座条带上。

2.0.6焊线wirebond

芯片上的引线孔通过金线或铜线等与框架衬底上的引脚连接,使芯片电路能与外部电路连通。

2.0.7塑封molding

环氧树脂经模注、灌封、压入等工序将芯片、框架或基板、电极引线等封为一体。

2.0.8电镀plating

在框架引脚上形成保护性镀层,以增强可焊性。

2.0.9成品测试testing

对包封后的集成电路产品分选测试的过程。

2.0.10晶圆级封装waferlevelpackaging

在完整晶圆上完成包括成品测试在内的各道工艺,最后切割成单个电路的封装形式。

2.0.11通孔throughsiliconvia

采用深层等离子刻蚀、激光加工或湿法刻蚀等方式在芯片和芯片之间、晶圆和晶圆之间制作垂直导通。

2.0.12凸块bumping

采用金、铅锡或铜等材料利用薄膜或化学镀工艺制成倒装芯片电路的接触点。


图为合景净化工程公司洁净厂房完工案例



3工艺设计

3.1一般规定

3.1.1生产环境宜符合表3.1.1的要求。

表3.1.1生产环境需求表